10Cl006YE144I7G

10Cl006YE1444I7G מספקת שערים ניתנים לתכנות בצפיפות גבוהה, משאבים משולבים וקלט/פלט אוניברסלי. משאבים אלה יכולים לעמוד בדרישות הרחבת קלט/פלט ושבב לממשק השבב.

10Cl006YE1444I7G עבר אופטימיזציה לצריכת חשמל בסטטי בעלות נמוכה, מה שהופך אותו לבחירה אידיאלית ליישומים רחבי היקף ורגישים בעלויות.

תכונות מוצר

עלות נמוכה, מבנה FPGA בעל עוצמה נמוכה

1.0 וולט ו 1.2 וולט אפשרויות מתח גרעין

אלמנט לוגי (LE) - ארבע טבלאות בדיקת קלט (LUTS) ורישומים

מצבי מכפיל 18x18 או שניים 9x9 אחד

השלם IP של DSP לתאוצת אלגוריתם

עד 15 סיכות שעון ייעודיות, המסוגלות לנסוע עד 20 שעונים גלובליים

עד ארבעה PLLs אוניברסליים

לספק יכולות ניהול שעון וסינתזה חזקות

תומך בתקני קלט/פלט מרובים

פונקציית קלט/פלט לתכנות

משדרי LVDs ו- LVDs אנלוגיים אמיתיים ומקלטים

על מסוף השבבים (אוקטובר)

בַּקָשָׁה

תעשייה ורכב

שידור, קווי ואלחוטי

חישוב ואחסון

אנרגיה רפואית, צרכנית ואינטליגנטית